Mentor Graphics QuestaSim

Mentor Graphics QuestaSim简介

QuestaSim2021是一款功能丰富的电气仿真软件。如果需要在电脑上模拟设计电气设备，可以下载这个软件。该软件具有先进的仿真技术，可以在软件中执行各种仿真项目，可以在软件中配置硬件，可以添加电气元件，可以运行测试仿真过程，可以生成报告内容，可以使用Questa验证IP库组件来验证设计。您可以使用数据集记录模拟结果，使用断言和Cover指令进行验证，并使用数据流窗口进行调试。它提供了许多仿真和分析功能，可以满足大多数仿真工程的需要。这里小编推荐QuestaSim2021破解补丁，用补丁激活软件免费创建模拟项目！

Mentor Graphics QuestaSim 软件功能

首先，使用vopt优化设计

默认情况下，Questa SIM会对您的设计进行内置优化，以最大限度地提高模拟器的性能。

这些优化限制了设计对象的可见性，但出于调试目的，您可以增加任何对象的可见性。请参见“保持调试对象的可见性”。

在Questa SIM中，全局优化的命令是vopt。本章讨论了vopt的功能、优化对设计的影响以及如何定制vopt在设计中的应用。

二.项目资源

它是在项目规范或测试以及用户定义的设置下设计的文件。至少，一个项目有一个根目录、一个工作库和“元数据”，它们存储在。位于项目根目录中的mpf文件。元数据包括编译器开关设置、编译顺序和文件映射。

项目还可能包括以下项目:

或者对源文件的引用。

其他文件，如自述文件或其他项目文档

当地图书馆

引用全球图书馆

模拟配置

文件夹

三.设计库

VHDL设计与库相关联，库是包含编译设计单元的对象。在Questsim中模拟的c、Velog和Velog设计也编译到库中。

第四，VHDL仿真

Questsim使您能够编译、优化、加载和模拟VHDL设计。

动词 （verb的缩写）波形分析

波形窗口是仿真后分析和调试设计最常用的工具。它以波形和信号值的形式显示设计中的所有信号，并为调试提供一套图形工具。

不及物动词约束随机性的验证

Velog支持开发带有随机约束的自动测试平台，让你可以自动生成一个测试平台进行功能验证。Velog提供了一种面向对象的方法来指定随机测试基准值的约束。，Questa SIM使用约束求解器来处理这些约束，它会生成满足这些约束的随机值。约束求解器可以进行分析，以便您可以看到约束哪些约束需要多长时间，以及哪些约束最昂贵。它还可以分析在求解器“区域”花费的CPU时间，而不是每次函数调用花费的时间。

七、有限状态机

有限状态机(F)反映了基于状态的设计从模拟开始到现在所经历的变化。指示转换状态更改，并由启用它们所需的条件描述。因为F的复杂性，包含它们的设计可能包含很多缺陷。因此，在进入设计周期的下一个合成步骤之前，对RTL的F进行分析非常重要。

Mentor Graphics QuestaSim 安装方法

1.打开questasim-win-2021.1.exe安装软件。

2.提示软件安装地址设置C:questasim_2021.1

3.小编将软件安装到E驱动器上。

4.阅读软件的协议内容，然后单击同意。

5.提示软件的安装过程，等待安装结束。

6.如果系统提示您创建桌面启动图标，您可以单击是。

7.提示您将Questa Sim可执行目录添加到您的路径？

这对于从DOS框中运行批处理编译和模拟非常有用。您可以单击是。

8.提示安装结束，然后单击否

9.软件安装在这里，点击完成。

Mentor Graphics QuestaSim 破解方法

1.将三个修补程序复制到软件安装地址下的win文件夹，以替换同名文件。

2.选择此电脑-类别-高级设置以建立系统环境-创建系统变量。

3.变量名:LM_LICENSE_FILE，变量值E:2winmgcld.lic(许可证地址)，点击确定。

4.打开软件就可以正常使用了。这是软件的启动界面。

5.对软件的正常访问表明激活成功，现在QuestaSim已经被破解。

Mentor Graphics QuestaSim 使用说明

身份证明

Questsim可以识别VHDL和Velog F。

当您收集F覆盖度量或在GUI中查看F并且它们满足以下条件时，F将在编译或优化期间被识别:

状态变量可以保存有限数量的状态。

状态变量的下一个状态分配在一个时钟下完成。

下一个状态值取决于状态变量的当前状态值。

不依赖于当前状态值的状态分配被视为复位分配。

Questsim可以识别以下VHDL和Velog F设计风格:

使用当前状态变量的f。

使用当前状态的f和下一个状态变量。

f使用多个下一个状态变量，所有这些变量都用作缓冲区分配。

使用固定的非浮动参数/泛型f(仅在使用vopt时受支持)。

使用单个或多个案例。

使用单个或多个If-Else的f。

f混合If-Else和Case。

使用VHDL等待/选择F..

仅当/否则用于并发分配时才使用VHDL。

通过“与或”运算符使用复杂的“如果”条件。

f由热风格或冷风格定义(仅支持Velog)。

f使用可以静态计算为常数的下一个状态赋值。

f使用当前或下一个状态变量作为VHDL记录或Velog结构字段。不支持嵌套结构。

f使用当前或下一个状态变量作为VHDL或Velog索引表达式。

f是在Velog任务中完全定义的。

使用集成Velog类型的任何F，如逻辑、整数、bit_vector、枚举和打包结构。也支持这些类型的Typedef。

f VHDL中使用多字段记录类型，其中状态变量是记录的字段，完整的记录用于驱动计时过程中的当前状态。

Velog F具有分配给& # 8217；x(未知)值的状态变量。默认情况下，启用X分配。

不支持的f设计风格

Questa SIM无法识别以下设计风格:

使用Velog局部选择表达式作为当前状态变量。

使用VHDL切片表达式作为当前状态变量。

在多个模块中定义一个f。

对当前/下一个状态变量使用混合阻塞和非阻塞分配。

f设计风格示例

以下示例说明了几种受支持的F设计风格。

例1。Velog单状态变量f

例2。VHDL单状态变量f

例3。用单个下一个状态变量f表示当前状态变量

例4。VHDL当前状态变量和单个下一状态变量f

覆盖率

Questa SIM在模拟前的编译阶段识别你设计中的F。模拟阶段收集关于使用DUT模拟测试平台时使用哪些状态和转换的覆盖度量。

f收集了以下指标:

状态覆盖测量—确定在模拟过程中达到了多少个F状态。

转换覆盖率Metc—确定在状态机模拟中已经执行了多少次转换。

多状态转换覆盖(或序列覆盖)-跟踪在状态机模拟中已经执行的所有可能的转换序列。

多国过渡

多态转换也称为状态序列。

在覆盖域中，将-fsmmultittrans开关与vcom或vlog或vopt一起使用将产生一个度量，有时称为序列覆盖，因为它通过状态序列来测量F的进度。f标识消息将多状态转换显示为:

# S0 = & gtS1 = & gt；S0

当您指定-fsmmulttrans时，您可以在以下位置查看:

f .成绩单中的身份证明，特别是多州过渡表。

f涵盖的文本报告，特别是涵盖的转换表和未涵盖的转换表。

详细窗口。

的代码覆盖率分析窗口

F报告的覆盖指标

您可以使用图形用户界面或覆盖报告命令为设计中的F创建覆盖度量的文本报告。

先决条件

运行模拟来收集F的覆盖度量..

(可选)从覆盖范围中排除过渡或状态。这使您能够实现100%的f覆盖率。有关更多信息，请参考“f保险”部分。

程序

1.选择工具>覆盖范围>:文本。

显示“覆盖文本报告”对话框。

2.从“报告于”的下拉菜单中，选择以下选项之一:

所有文件-报告每个文件中定义的所有设计单位的数据。(通过覆盖报告按文件切换)

所有实例-报告每个实例中所有F的数据，并将它们合并在一起。(根据报道)

所有设计单位-报告每个设计单位的所有实例中所有F的数据，并将它们合并在一起。(-带覆盖报告的bydu)

3.在“覆盖类型”窗格中，确保选择了“Fsms”。(代码为F的覆盖率报告)

4.根据需要更改任何其他选项。

5.单击确定。

结果

将报告(report.txt)写入当前工作目录。

打开包含report.txt文件的记事本窗口。

使用位置图引用源文件。

参考库中源文件的Questa SIM工具通过两种方式找到源文件。

如果存储在库中的路径名是完整的，则这是用于引用文件的路径。

如果路径名是相对的，该工具将查找相对于当前工作目录的文件。如果此文件不存在，则使用相对于存储在库中的工作目录的路径。

如果库是在单个系统上创建和使用的，这种引用源文件的方法通常效果很好。但是，当多个系统通过网络访问库时，物理路径名并不总是相同的，源文件引用规则也不总是有效的。

使用位置映射

位置图用于用环境变量替换库中物理路径名的前缀。位置映射定义了物理路径名前缀和环境变量之间的映射。

如果设置了MGC _位置_地图环境变量，Questa SIM卡工具将在调用时打开位置地图文件。如果未设置mgc _位置_地图，Questa SIM将按顺序在以下位置查找名为mgc _位置_地图的文件:

当前目录

您的主目录

包含Questa SIM二进制文件的目录

Questa SIM安装目录

您可以分两步映射文档。

程序

1.将环境变量MGC _位置_地图设置为位置地图文件的路径。

2.指定从物理路径名到逻辑路径名的映射:

路径名语法

逻辑路径名必须以$开头，而物理路径名必须以/开头。逻辑路径名后面是一个或多个等效的物理路径名。如果物理路径名引用同一个物理目录，它们是等价的(它们只是在不同的系统上有不同的路径名)。

位置映射的工作原理

存储路径名时，会尝试将物理路径名映射到相对于逻辑路径名的路径。

这是通过在位置映射文件中搜索第一个物理路径名来完成的，该路径名是所讨论的路径名的前缀。，用前缀替换逻辑路径名。例如，“/usr/vhdl/src/test.vhd”映射到“$ SRC/test.vhd”。如果可以映射到逻辑路径名，这就是保存的路径名。库中设计单元的源文件条目的路径是典型映射的一个很好的例子。

为了从逻辑路径名映射物理路径名，Questa SIM希望为每个逻辑路径名(具有相同的名称)设置一个环境变量。Questa SIM在调用工具时读取位置地图文件。如果你的shell中没有设置逻辑路径名对应的环境变量，Questa SIM会将变量设置为位置图中逻辑路径名之后的第一个物理路径名。比如不设置SRC环境变量，Questa SIM会自动设置为“/home/vhdl/src”。

信息系统

Questsim消息系统可以帮助您在使用应用程序时识别问题并排除故障。消息以标准格式显示在“报告卡”窗口中。

因此，您也可以从保存的报告卡文件中访问它们(有关更多详细信息，请参见保存报告卡文件)。

比较分层设计和扁平化设计。

如果将分层RTL设计仿真与扁平化综合设计仿真进行比较，它可能具有不同的分层结构和不同的信号名称，并且总线可能在门级设计中被分解成一位信号。所有这些差异都可以通过Questa SIM的波形比较功能来解决。

如果测试设计是分层的，但它的分层结构不同于参考设计的分层结构，则可以使用比较添加命令来指定测试设计中的哪个区域路径对应于参考设计中的区域路径。

如果测试设计是平面的，并且测试信号名称不同于参考信号名称，则compare add命令允许您指定将测试设计中的哪个信号与参考设计中的哪个信号进行比较。

此外，如果总线已被拆除或“爆炸”，您可以使用比较添加命令的-rebuild选项在测试设计中自动重建总线。这样，你就可以区分一辆公共汽车和另一辆公共汽车。

如果RTL测试设计中的信号类型不同于参考设计中的复合信号类型(例如，寄存器和网络)，波形比较功能将自动为您转换类型。如果类型差异太大(如整数和实数)，波形比较会告诉你。

保存并重新加载比较结果。

要保存比较结果以备将来使用，必须保存比较设置规则和比较差异。

程序

要保存规则，请选择“工具”>“波形比较”>“规则”>“保存”。该文件将包含复制比较的所有规则。默认文件名是“compare.rul”。

要保存差异，请选择工具>波形比较>:差异>:保存。默认文件名是“compare.dif”。

要稍后重新加载比较结果，请选择工具>:“波形比较”>:重新加载以指定规则和差异文件。

图1。重新加载并重新显示比较差异

查看文本格式的差异

您也可以在主窗口的“报告卡”窗格或保存的文件中查看差异的文本输出。

程序

1.要查看记录中的差异，请选择工具>波形比较>:差异>:显示。

2.要将差异保存到文本文件，请选择工具>:“波形比较”>:“差异”>:编写报告。

在列表窗口中查看差异

比较对象也可以显示在列表窗口中。在背景中突出显示。在选定的列上制表可以将选择移动到下一个差异(实际上是差异边缘)。Shift-Tab将选择向后移动。

图1。列表窗口中的波形差异

右键单击突出显示差异将为您提供三个选项:差异、注释差异和忽略/忽略差异。使用这些选项，您可以选择显示差异、忽略选定的差异或关闭它们，以及注释单个差异。